Quin és el principi de monitorització de la font d'alimentació?
El funcionament fiable d'un sistema normalment depèn de la qualitat de la font d'alimentació. La baixa tensió d'alimentació pot provocar operacions de fallada, com ara l'enviament de dades d'error a la memòria o a dispositius externs mitjançant microcontroladors, FPGA o ASIC. Una tensió excessiva pot causar danys permanents al dispositiu. A més de proporcionar protecció durant les fluctuacions de tensió, és possible que els usuaris també hagin d'identificar l'origen de la fallada.
Principi bàsic:
Utilitzeu un regulador de tensió, un parell de FET i diverses resistències per aconseguir la funció d'apagat. La interfície de doble línia i el registre d'errors del regulador de tensió haurien de proporcionar una capacitat de supervisió d'errors i s'hauria de proporcionar una EPROM (capacitat d'adreça recomanada de 4KB) per emmagatzemar informació de fabricació i informació de la targeta de servei de manteniment. Aquest regulador de tensió controla tres tensions d'entrada amb llindars de tensió de 4,6, 2,9 i 1,0 V, respectivament. El circuit que es mostra a la figura proporciona una configuració en què si la tensió de la font d'alimentació de 5 V és massa baixa, o si la tensió de la font d'alimentació de 3,3 V és massa baixa o massa alta, la sortida de 3,3 V s'apaga.
Si la tensió de la font d'alimentació de 5 V és massa baixa, o la tensió de la font d'alimentació de 3,3 V és massa baixa o massa alta, el circuit d'aturada per sobretensió/subtensió tancarà la sortida de 3,3 V.
El disseny adopta un transistor d'efecte de camp{0}}d'òxid metàl·lic (MOSFET) Q1 com a element conductor o interruptor principal. MOSFET és un dispositiu PMOS que només requereix 2,5 V VGS per conduir, de manera que pot funcionar quan la tensió de la font d'alimentació cau a 2,5 V i el seu RDS (en resistència) també és inferior a 0,1 ohms. El regulador de tensió controla la porta del FET mitjançant un FET (Q3) amb un VGS màxim de 2,5 V. En situacions de baixa tensió, els MOSFET i els FET es poden substituir per MOSFET duals, com el Si4913 de Siliconix, que té un VGS d'1,8 V i un RDS (en resistència) de 24 miliohms a una tensió de 1,8 V.
En aquest exemple, el control VCC del regulador de tensió es completa amb el X40435 d'Intersil. Després que VCC superi el llindar de 4,6 V, X40435 apagarà la sortida de RESET del terminal de descàrrega de circuit obert durant 200 mil·lisegons (tPOR). Quan la tensió d'alimentació de 3,3 V és superior a 2,9 V, el circuit de monitorització d'entrada V3MON de X40435 desactivarà la seva sortida V3FAIL del terminal de fuites de circuit obert. Quan es compleixen les dues condicions anteriors, la porta de FET (2N7002) s'aixeca i s'encén, permetent que la sortida V2FAIL controli la porta de MOSFET (en aquest cas, Si3443). Si no voleu retardar tPOR per a l'entrada de 5 V, podeu utilitzar la sortida LOWLINE en comptes de la sortida RESET.
L'entrada V2MON de X40435 té un divisor de tensió per a una font d'alimentació de 3,3 V. La configuració de la resistència divisora de tensió garanteix que quan la tensió d'alimentació de 3,3 V arriba a 3,6 V, la tensió V2MON és d'1 V. Tanmateix, quan la tensió de la font d'alimentació de 3,3 V és inferior a 3,6 V, V2FAIL es converteix en un nivell alt "BAIX" i s'activa el MOSFET que subministra energia a la càrrega.
Quan la tensió de la font d'alimentació de 3,3 V arriba a 3,6 V, la sortida V2FAIL s'estableix al nivell alt "ALT" i la potència de sortida s'apaga. Quan la tensió d'alimentació de 3,3 V o 5 V és inferior al seu llindar corresponent, el dispositiu 2N7002 s'apaga, la porta Si3443 s'apaga i la càrrega es torna a apagar.
